培训工具：Altium、Cadence、 PADS
开班时间/培训时长：每年三场、全日制3个月
1、周一至周五上午90-120分钟理论课，其他实操练习时间；
2、实操时段安排值班老师在旁边进行技术指导；
3、建议学员晚上加班学习至21：30，晚上无老师值班；
PS：学员大小周学习制，节假日可根据自己时间在教室学习。
凡亿第48期线下PCB培训班开班时间：2025年10月13日
凡亿第48期线下PCB培训班开班时间：2025年10月1.日
凡亿教育高速PCB设计全日制培训
全日制3个月 |导师手把手带学 |2-3年中级PCB工程师水平
掌握基本硬件基础技能 |常用EDA工具 | 6-8层高速设计项目
教学软件与教学内容展示
关于凡亿教育
凡亿是国内领先的电子研发和技术培训提供商，是国家认定的高新技术企业。以“凡亿电路”“凡亿教育”作为双品牌战略，目前近120万电子会员，技术储备为社会持续输送7万余人高级工程师，服务了1万多中小型企业合作伙伴。 凡亿教育打通了“人才培养+人才输送”的闭环，致力于做电子工程师的梦工厂，打造“真正有就业保障的电子工程师职业教育平台”。帮助电子人快速成长，实现升职加薪。
120W
注册会员
10W+
付费学员
98%
学员就业率
98%
学员好评率
资讯文章
-
串联端接电阻放在哪儿？离驱动端太远，反射可能已经出发了
端接方案的核心不是‘加电阻’，而是让反射在预定边界被吸收 源端串联端接通过让驱动器输出阻抗与串联电阻共同接近走线特性阻抗，使远端反射返回源端时被吸收；并联负载端接则在接收端直接消除反射。电阻位置、拓扑、功耗和时序边界必须一起选择。波形振铃时
-
时钟频率并不高，辐射为什么还有高频峰？差模环路更怕快边沿
差模辐射由高频能量、环路面积和环路电流共同决定，时钟标称频率只是起点 数字信号的快速边沿包含高频成分，去程与回程围成的环路会把这些电流转换成辐射。差模整改应同时控制无用高频能量、环路面积和电流幅度，而不是只盯着时钟基频或在接口末端试器件。时
-
驱动强度开到最大， 波形为什么反而振铃？ FPGA引脚不是越强越稳
更强驱动通常带来更快边沿，也可能放大反射、过冲和辐射 逻辑器件驱动能力过强时，低输出阻抗和快速边沿会更容易激发走线反射，接收端可能出现过冲与振铃。FPGA IO 应在电平、时序、信号完整性和 EMI 之间选择合适的驱动强度、slew 与端接